MSP430 リファレンスガイド

[表紙]MSP430 リファレンスガイド

B5判/392ページ

定価(本体3,800円+税)

ISBN 4-7741-2570-9

ただいま弊社在庫はございません。

→学校・法人一括購入ご検討の皆様へ

書籍の概要

この本の概要

本書は,Flashメモリベースの汎用デバイス(F1xxx,F4xxx,F2xxx)に搭載されている機能の全てを詰め込んだ,エンジニア,プログラマ待望の必携リファレンスです。搭載モジュールの使用方法を把握するためのガイドブックとして,かつプログラミングやシステムの設計中に参照できるリファレンスとしての機能を持っています。

こんな方におすすめ

  • エンジニア、プログラマ
  • 基本/搭載モジュールの使用方法を知りたい方
  • プログラミング、システムの設計中に参照できるリファレンスが欲しい方

目次

第1章 MSP430シリーズの概要

  • 1.1 MSP430の特徴
  • 1.2 MSP430シリーズのファミリ構成
  • 1.3 MSP430のアーキテクチャ
    • 1.3.1 モジュラ構造
    • 1.3.2 電源電圧と動作周波数
    • 1.3.3 クロックシステムのアーキテクチャと動作モード
    • 1.3.4 超低消費電力と高性能を両立するMSP430の秘密
    • 1.3.5 16bit RISC CPUコア
    • 1.3.6 ディジタル周辺モジュール
    • 1.3.7 アナログ周辺モジュール
    • 1.3.8 デバイスパッケージ
  • 1.4 MSP430に関する情報源
  • 1.5 開発ツールと開発環境の概要
    • 1.5.1 MSP-FET:MSP-FET430 Flash Emulation Tool [FET]
    • 1.5.2 IAR-Embedded Workbench for MSP430 [IAR-EW430]
    • 1.5.3 CCE Pro(Code Composer Essentials)[MSP-CCE430PRO]
  • 第2章 16bit RISC CPU
  • 2.1 CPUの概要
  • 2.2 アドレッシングモード(Addressing Modes)
    • 2.2.1 レジスタモード(Register Mode):Rn
    • 2.2.2 インデックスモード(Indexed Mode):x(Rn)
    • 2.2.3 シンボリックモード(Symbolic Mode):<symbol>
    • 2.2.4 アブソリュートモード(Absolute Mode):&<symbol>
    • 2.2.5 レジスタ間接モード(Indirect Register Mode):@Rn
    • 2.2.6 間接自動インクリメントモード(Indirect Autoincrement Mode):@Rn+
    • 2.2.7 即値モード(Immediate Mode):#<number>
  • 2.3 CPUのレジスタ
    • 2.3.1 汎用レジスタ(General Purpose Register)
    • 2.3.2 専用レジスタ(Special Purpose Register)
  • 2.4 命令(Instruction)セット
    • 2.4.1 命令形式
    • 2.4.2 基本命令
    • 2.4.3 エミュレーション命令
    • 2.4.4 命令実行サイクル数
  • 2.5 CPUの初期状態と初期化
  • 第3章 クロックシステムと動作モード
  • 3.1 クロックシステムの概要
  • 3.2 発振器ブロック
    • 3.2.1 LFXT1(Low-/High-frequency Oscillator)発振器ブロック
    • 3.2.2 XT2(Optional High-Frequency Oscillator)発振器ブロック
    • 3.2.3 DCO(Digitally Controlled Oscillator)発振器ブロック [F1xxx/F2xxx]
    • 3.2.4 FLL_DCO発振器ブロック [F4xxx]
  • 3.3 基本クロックモジュール(Basic Clock Module)[F1xxx]
    • 3.3.1 発振器障害検出機能
    • 3.3.2 フェイルセーフ機能
    • 3.3.3 制御レジスタ
  • 3.4 FLL+(Frequency Locked Loop Plus)[F4xxx]
    • 3.4.1 発振器障害検出機能
    • 3.4.2 MCLKクロックのフェイルセーフ機能 [F43x/F44x]
    • 3.4.3 WDT+のクロックフェイルセーフ機能 [F42x]
    • 3.4.4 制御レジスタ
  • 3.5 基本クロックモジュール+(BCM+)[F2xxx]
    • 3.5.1 発振器障害検出機能
    • 3.5.2 フェイルセーフ機能
    • 3.5.3 WDT+のクロックフェイルセーフ機能
    • 3.5.4 Flashメモリコントローラのクロックフェイルセーフ
    • 3.5.5 制御レジスタ
  • 3.6 動作モードと消費電力制御
    • 3.6.1 動作モードへの移行と復帰
    • 3.6.2 動作モードに関係するファミリ別のクロックシステム制御フラグ
    • 3.6.3 動作モードに関係するその他の注意点
  • 3.7 超低消費電力アプリケーションのためのプログラム構造(重要)
  • 第4章 システム管理機能
  • 4.1 リセットシステム:POR信号/PUC信号
    • 4.1.1 電源電圧検出回路:POR(Power On Reset)
    • 4.1.2 電圧低下監視回路:BOR(Brownout Reset)
  • 4.2 電源電圧監視モジュール:SVS(Supply Voltage Supervisor)
    • 4.2.1 制御レジスタ
  • 4.3 番犬タイマモジュール:WDT(Watch Dog Timer)
    • 4.3.1 RST/NMI端子の設定
    • 4.3.2 番犬タイマの動作モード
    • 4.3.3 WDTCTLレジスタのアクセス
    • 4.3.4 制御レジスタ
  • 4.4 番犬タイマ+:WDT+(Watch Dog Timer Plus)[F42x/F2xxx]
  • 4.5 MSP430の割込みシステム
    • 4.5.1 ノンマスカブル割込み:NMI(Non Maskable Interrupt)
    • 4.5.2 汎用割込み(General Interrupt)
    • 4.5.3 割込みベクタテーブル(Interrupt Vector Table)
    • 4.5.4 特殊機能レジスタ:SFR(Special Function Register)
  • 第5章 メモリモジュール
  • 5.1 RAM(Random Access Memory)
  • 5.2 フラッシュメモリ(Flash Memory)
    • 5.2.1 フラッシュメモリコントローラ(Flash Memory Controller)
    • 5.2.2 Flashメモリコントローラの制御レジスタ
  • 5.3 Flashメモリへの書込み(ISPの勧め)
    • 5.3.1 JTAGインターフェース
    • 5.3.2 BSL(Bootstrap Loader)インターフェース
    • 5.3.3 ユーザ独自のISPソリューション
  • 第6章 ディジタル周辺モジュール
  • 6.1 ディジタル入出力(DIO)モジュール
    • 6.1.1 ポートの初期状態と設定
    • 6.1.2 DIOの読取りと書込み
    • 6.1.3 DIOの割込み機能
    • 6.1.4 多重化された端子機能
    • 6.1.5 F2xxxのDIOの拡張 [F2xxx]
    • 6.1.6 DIOの制御レジスタ
  • 6.2 Timer_Aモジュール
    • 6.2.1 タイマブロック
    • 6.2.2 キャプチャ/コンペアブロック(CCRy)
    • 6.2.3 出力ユニットと出力モード
    • 6.2.4 Timer_Aの割込み
    • 6.2.5 制御レジスタ
  • 6.3 Timer_Bモジュール
    • 6.3.1 タイマブロックとTBRの語長
    • 6.3.2 CCRyブロックのコンペアラッチ(TBCLy)
    • 6.3.3 外部端子(TBy,CCIyA/B,TBOUT)の使用
    • 6.3.4 制御レジスタ
  • 6.4 USARTモジュール
    • 6.4.1 UART(Universal Asynchronous Receiver Transmitter)モード
    • 6.4.2 SPI(Serial Peripheral Interface)モード
    • 6.4.3 I2C(Inter Integrated Circuit)モード [F15x/F16x(USART0)]
  • 6.5 乗算器(Multiplier)モジュール
    • 6.5.1 乗算および積和演算の実行手順
    • 6.5.2 結果レジスタのオーバーフローとアンダーフロー
    • 6.5.3 乗算器モジュールのレジスタ
  • 6.6 DMA(Direct Memory Access)モジュール [F15x/F16x]
    • 6.6.1 DMAの設定要素
    • 6.6.2 DMAのクロックソース(DMA_MCLK)
    • 6.6.3 DMAの制御レジスタ
  • 6.7 基本タイマ1モジュール(Basic Timer1)[F4xxx]
    • 6.7.1 周期的汎用割込みの発生(fBTIFG)
    • 6.7.2 LCDコントローラへのスキャンクロックの供給(fLCD)
    • 6.7.3 制御レジスタ
  • 6.8 LCDコントローラモジュール [F4xxx]
    •  6.8.1 外付けバイアス分圧回路
    •  6.8.2 LCD表示メモリとの対応関係
    •  6.8.3 LCDスキャンクロック(fLCD)
    •  6.8.4 LCD表示のプログラミング例
    •  6.8.5 LCDモジュールの制御レジスタ
  • 6.9 LCD-Aモジュール [F42x0,F46xx]
    • 6.9.1 fLCDクロックの生成
    • 6.9.2 セグメント出力端子の設定
    • 6.9.3 VLCDの供給とバイアス電圧
    • 6.9.4 外部分圧回路とコンデンサの接続
    • 6.9.5 LCD-Aモジュールの制御レジスタ
  • 第7章 アナログ周辺モジュール
  • 7.1 アナログ周辺モジュール
  • 7.2 Comparator_Aモジュール
    • 7.2.1 外部端子の切替え操作
    • 7.2.2 オフセットのキャンセル
    • 7.2.3 制御レジスタ
  • 7.3 Comparator_A+ [F2xxx]
    • 7.3.1 制御レジスタ
  • 7.4 ADC10モジュール
    • 7.4.1 ADC10の操作の概要
    • 7.4.2 制御レジスタ
  • 7.5 ADC12モジュール
    • 7.5.1 ADC12の操作概要
    • 7.5.2 制御レジスタ
  • 7.6 ΣΔ16モジュール [F42x]
    • 7.6.1 制御レジスタ
  • 7.7 ΣΔ16_Aモジュール [F42x0]
    • 7.7.1 制御レジスタ
  • 7.8 DAC12モジュール [F15x,F16x,F42x0]
    • 7.8.1 制御レジスタ