お詫びと訂正（正誤表）

本書の掲載内容に下記の誤りがございました。読者の皆様，および関係者の方々にご迷惑をおかけしましたことを深くお詫び申し上げます。

P.56　27行目

誤	… IEEE802.1xの仕組みを …
正	… 2)IEEE802.1xの仕組みを …

P.70　右段 下から2行目

誤	それぞれ5ビット，6ビット長く設定する …
正	それぞれ7ビット，6ビット長く設定する …

P.71　左段 5行目

誤	したがって，サブネッティングのための桁数である5ビットと6ビット …
正	したがって，サブネッティングのための桁数である7ビットと6ビット …

P.71　点線内

誤	ISP-A：5ビットのサブネッティング桁数→　2の6乗＝64（エントリ） ISP-B：6ビットのサブネッティング桁数→　2の7乗＝128（エントリ） ISP-A＋ISP-B＝64+128＝192（エントリ）
正	ISP-A：7ビットのサブネッティング桁数＝128（エントリ） ISP-B：6ビットのサブネッティング桁数＝64（エントリ） ISP-A＋ISP-B＝128+64＝192（エントリ）

P.99　問2選択肢イの解説

誤	キャッシュメモリのことです。
正	ディスクキャッシュメモリのことです。

P.106　下から1行目

誤	管理台長などの更新を…
正	管理台帳などの更新を…

P.141　設問2空欄fの解説

誤	… 1,500×103bps
正	… 1,500×103bps