ゼロからわかる デジタル回路超入門

サポートページ

この記事を読むのに必要な時間:およそ 0.5 分

お詫びと訂正(正誤表)

本書の掲載内容に下記の誤りがございました。読者の皆様,および関係者の方々にご迷惑をおかけしましたことをお詫び申し上げます。

P.94 「4-1 ド・モルガンの法則をベン図で証明してみよう」1行目

ド・モルガンの定理(式9.1)を
ド・モルガンの法則(式9.1)を

P.95 「4-2 ド・モルガンの法則を真理値表証明してみよう」1行目

ド・モルガンの定理 式9.2を
ド・モルガンの法則 式9.2を

P.126 図11.11「0」から「5」まで表示する7セグメントデコーダのカルノー図(e)

P.144 「3 パリティチェッカー」7行目

ビットの本数が偶数個の場合に、
ビットの本数が奇数個の場合に、

P.144 「3 パリティチェッカー」10行目

「エクスクルーシブ オアとNOT」
エクスクルーシブ オア

P.144 「3 パリティチェッカー」12行目の式

P.144 column「エクスクルーシブ オア/ノア」

以下に差し替えてください。

下の図(a)では「PARITY_ERR」を4個の「エクスクルーシブ オア」と1個のNOTとしましたが、(b)の回路でも同じ動作をします。

つまり、「5本の入力をエクスクルーシブ オアして出力してまとめてNOTをする場合は、4本の入力をエクスクルーシブ ノアでまとめ、残りの1本の入力はNOTをつけてまとめる」ということです。

このように「エクスクルーシブ オア/ノア」には、たくさんの裏ワザがあります。

P.145 図12.7 バリティチェッカー(b)回路図

P.145 図12.7 バリティチェッカー

(c)もう一つの回路図は,丸々削除してください。

「図12.7 バリティチェッカー」は,(a),(b)を指します。